TABLE OF CONTENTS

1.0. GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

2.0. FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

3.0. FUNCTIONAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

3.1. DESCRIPTION OF DATA PATH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

3.2. CONVENTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

4.0. PIN LIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

4.1. SPECIAL INPUT-TO-OUTPUT PIN MAPPING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

5.0. ETHERNET SYSTEM CONTROLLER REGISTERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

5.1. HOST INTERFACE INTERNAL REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

5.1.1. CR - Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

5.1.2. EER - EEROM Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

5.1.3. IOPL - I/O Pipe Data Location Low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

5.1.4. IOPH - I/O Pipe Data Location High . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

5.1.5. HWR - Hardware Support Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

5.1.6. BPR - BIOS Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

5.1.7. ICR - Interrupt Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

5.1.8. REV/IOPA - Revision/I/O Pipe Address Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

5.1.9. LAN0 - LAN5 - LAN Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

5.1.10. BDID - Board ID Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.1.11. CKSM - Checksum Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.1.11. GCR2 - General Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.1.13. IAR - I/O Address Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.1.14. RAR - RAM Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

5.1.15. BIO - ROM Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

5.1.16. GCR - General Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

5.1.17. ERFAL - Early Receive Fail Address Low Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

5.1.18. ERFAH - Early Receive Fail Address High Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

5.2. LAN CONTROLLER REGISTER DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.2.1. ALICNT - Alignment Error Counter Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.2.2. BOUND - Receive Boundary Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.2.3. CMD - Command Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

5.2.4. COLCNT - Collision Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

5.2.5. CRCCNT - CRC Error Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

5.2.6. CURR - Current Frame Buffer Pointer Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

5.2.7. CURRH - Current Frame Buffer Descriptor Pointer Register High . . . . . . . . . . . . . . . . . 25

5.2.8. CURRL - Current Frame Buffer Descriptor Pointer Register Low . . . . . . . . . . . . . . . . . . 25

TABLE OF CONTENTS

83C795

iii

5.2.9. DCON - Data Configuration Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

5.2.10. ENH - Enhancement Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

5.2.11. ERWCNT - Early Receive Warning Threshold Register . . . . . . . . . . . . . . . . . . . . . . . . 26

5.2.12. GROUP0-GROUP7 - Multicast Filter Table Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 27

5.2.13. INTMASK - Interrupt Mask Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

5.2.14. INTSTAT - Interrupt Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5.2.15. MANCH - Manchester Management Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.2.16. MPCNT - Missed Packet Error Counter Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.2.17. NEXT - DMA Controller Next Buffer Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5.2.18. RADDH - Receive Burst Starting Address High Register . . . . . . . . . . . . . . . . . . . . . . . 30

5.2.19. RADDL - Receive Burst Starting Address Low Register . . . . . . . . . . . . . . . . . . . . . . . . 30

5.2.20. RBEGIN - Receive Buffer Starting Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5.2.21. RCNTH - Receive Byte Count High Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.2.22. RCNTL - Receive Byte Count Low Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.2.23. RCON - Receive Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.2.24. RDOWNH - Buffer Room Remaining High Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5.2.25. RDOWNL - Buffer Room Remaining Low Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5.2.26. REND - Receive Buffer End Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5.2.27. RSTART - Receive Start Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

5.2.28. RSTAT - Receive Packet Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

5.2.29. RSTOP - Receive Stop Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

5.2.30. RTABH - Receive Buffer Table Pointer High Register . . . . . . . . . . . . . . . . . . . . . . . . . . 34

5.2.31. RTABL - Receive Buffer Table Pointer Low Register. . . . . . . . . . . . . . . . . . . . . . . . . . . 34

5.2.32. STA0-STA5 - Station Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

5.2.33. TADDH - Transmit Burst Starting Address High Register . . . . . . . . . . . . . . . . . . . . . . . 35

5.2.34. TADDL - Transmit Burst Starting Address Low Register . . . . . . . . . . . . . . . . . . . . . . . . 35

5.2.35. TBEGIN - Transmit Buffer Starting Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.2.36. TCNTH - Transmit Frame Length High Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.2.37. TCNTL - Transmit Frame Length Low Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.2.38. TCON - Transmit Configuration Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.2.39. TDOWNH - Transfer Count High Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

5.2.40. TDOWNL - Transfer Count Low Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

5.2.41. TEND - Transfer Buffer End Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

5.2.42. TLEVEL - Transmit FIFO Track Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

5.2.43. TSTARTH - Transmit Start Page High Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

5.2.44. TSTARTL - Transmit Start Page Low Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

5.2.45. TSTAT - Transmit Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

5.2.46. TTABH - Transmit Buffer Pointer High Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

5.2.47. TTABL - Transmit Buffer Pointer Low Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

83C795

TABLE OF CONTENTS

5.2.48. UBRCV - Ultra Board Receive Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

6.0. HOST INTERFACE SECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

6.1. MEMORY CACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

6.1.1. Zero Wait State Response to Host . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6.1.2. Staggered Address Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6.1.3. Operation on Micro-Channel Adapters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6.2. I/O-MAPPED PIPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6.3. ADDRESS DECODERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6.3.1. Memory Address Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

6.3.2. I/O Address Decode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.3.2.1. PC-98 Bus Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.4. BUS CONTROL SIGNALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.4.1. IORDY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.4.2. Zero Wait State Response To Host . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

6.5. MEMORY BUS STRUCTURE AND CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

6.5.1. Memory Bus Width Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

6.5.2. 16-Bit Response To Host Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

6.6. INTERRUPT REQUEST CONTROL LOGIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

6.7. EEROM CONTROLLER AND ITS UTILIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

6.7.1. Initialization Of 83C795 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

6.7.2. Retrieval And Storage Of Host Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . 54

6.7.2.1. EEROM Interface Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

6.7.2.2. EEROM Recall Operation Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

6.7.2.3. Storage Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

6.8. PLUG AND PLAY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

6.8.1. Auto-Configuration Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

6.8.2. Plug And Play States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

6.8.2.1. Isolation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

6.8.2.2. Configuration And Activation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

6.8.3. Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

6.8.4. Resource String . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

6.8.5. Configuring As A Boot Card . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6.8.6. Configuring With An I/O-Mapped Pipe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6.8.7. Buffer Memory Limitations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6.9. EXTERNAL POWER SUPPLY CONTROL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

7.0. LAN CONTROLLER OVERVIEW. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

7.1. DMA CONTROLLER. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

7.1.1. Assembly and Disassembly Latches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

7.1.2. Memory Interface Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

TABLE OF CONTENTS

83C795

7.1.3. LAN Controller Internal Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

7.1.4. DMA Microcontroller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

7.1.5. How to Access Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

7.1.6. Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

7.2. FIFOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

7.3. RECEIVER NETWORK INTERFACE (PHY-TO-MAC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

7.3.1. AUI Differential Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.3.2. Twisted-Pair Differential Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.3.2.1. Extended Length For Twisted-Pair . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.3.3. Manchester Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.3.4. Carrier Sense . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.3.5. Collision Detect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.3.6. Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.4. MAC RECEIVER. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.4.1. Basic Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.4.2. Interface to the MAC Receiver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.4.3. Loopback Paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.4.4. Receive Deserialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.4.5. CRC Checker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

7.4.6. Address Recognition Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

7.4.7. Received Byte Counter and Early Receive Warning Interrupt. . . . . . . . . . . . . . . . . . . . . 71

7.4.7.1. Early Receive Failure Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

7.4.8. Receive Protocol FSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

7.4.9. Reception Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

7.4.9.1. Start of Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

7.4.9.2. End of Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

7.4.10. Receiver Blinding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

7.5. TRANSMITTER NETWORK INTERFACE (MAC-TO-PHY) . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.1. Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.2. Manchester Encoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.3. AUI Differential Driver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.4. Collision Translator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.5. Twisted-Pair Differential Driver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

7.5.6. Link Integrity Test Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.5.7. Jabber Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.5.8. SQE Test (Heartbeat Test) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.5.9. Status Indications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

7.6. TRANSMITTER SECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

7.6.1. Basic Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

83C795

TABLE OF CONTENTS

Электронный компонент: 83C795