16,32,Meg x 64 DDR SDRAM DIMMs (Footer Desc variable)
Micron Technology, Inc., reserves the right to change products or specifications without notice.
SDF16C32_64x64HG_C.fm - Rev. 8/02
1
2002, Micron Technology Inc.
256MB/512MB (x64)
144-PIN SDRAM SODIMMs
FEATURES
JEDEC-standard PC100- and PC133-compliant,
144-pin, small-outline, dual in-line memory
module (SODIMM)
Utilizes 100 MHz and 133 MHz SDRAM components
Unbuffered
256MB (32 Meg x 64) (x8 SDRAM) and 512MB (64
Meg x 64) (x8 SDRAM)
Single +3.3V 0.3V power supply
Fully synchronous; all signals registered on positive
edge of system clock
Internal pipelined operation; column address can
be changed every clock cycle
Internal SDRAM banks for hiding row access/
precharge
Programmable burst lengths: 1, 2, 4, 8, or full page
Auto Precharge and Auto Refresh Modes
Self Refresh Mode: Standard and Low Power
256MB module: 64ms, 4,096-cycle refresh (15.625s
refresh interval); 512MB: 64ms, 8,192-cycle refresh
(7.81s refresh interval)
LVTTL-compatible inputs and outputs
Serial Presence-Detect (SPD)
144-Pin SODIMM
MO 190
OPTIONS
MARKING
Self Refresh Current
Standard
None
Low Power*
L
Package
144-pin SODIMM (gold)
G
Memory Clock/CAS Latency
7.5ns (133 MHz)/CL = 2
-13E
7.5ns (133 MHz)/CL = 3
-133
10ns (100 MHz)/CL = 2
-10E
* Consult Micron for Availability
TIMING PARAMETERS
MODULE
MARKINGS
PC100
CL -
t
RCD -
t
RP
PC133
CL -
t
RCD -
t
RP
-13E
2 - 2 - 2
2 - 2 - 2
-133
2 - 2 - 2
3 - 3 - 3
-10E
2 - 2 - 2
NA
ADDRESS TABLE
256MB
MODULE
512MB
MODULE
Refresh Count
4K
4K
Device Banks
4 (BA0, BA1)
4 (BA0, BA1)
Device Configuration
16 Meg x 8
32 Meg x 8
Row Addressing
4K (A0A11)
8K (A0A12)
Column Addressing
1K (A0A9)
1K (A0A9)
Module Banks
2(S0#, S1#)
2(S0#, S1#))
PART NUMBERS
PART NUMBER
1
NOTE:
1. The designators for component and PCB revision are the last
two characters of each part number Consult factory for cur-
rent revision codes.
Example: MT16LSDF32264(L)HG-133B1.
CONFIGURATION
SYSTEM
BUS SPEED
MT16LSDF3264(L)HG-13E_
32 Meg x 64
133 MHz
MT16LSDF3264(L)HG-133_
32 Meg x 64
133 MHz
MT16LSDF3264(L)HG-10E_
32 Meg x 64
100 MHz
MT16LSDF6464(L)HG-13E_
64 Meg x 64
133 MHz
MT16LSDF6464(L)HG-133_
64 Meg x 64
133 MHz
MT16LSDF6464(L)HG-10E_
64 Meg x 64
100 MHz
SMALL-OUTLINE
SDRAM MODULE
MT16LSDF3264(L)H
(256MB)
MT16LSDF6464(L)H
(512MB)
For the latest data sheet, please refer to the Micron Web-
site:
www.micron.com/moduleds
256MB/512MB (x64)
144-PIN SDRAM SODIMMs
16,32,Meg x 64 DDR SDRAM DIMMs (Footer Desc variable)
Micron Technology, Inc., reserves the right to change products or specifications without notice.
SDF16C32_64x64HG_C.fm - Rev 8/02
2
2002, Micron Technology Inc.
PIN Locations (144-PIN SODIMM)
PIN ASSIGNMENT
(144-PIN SODIMM FRONT)
PIN SYMBOL PIN SYMBOL PIN SYMBOL PIN
SYMBOL
1
V
SS
37
DQ8
73
NC
109
A9
3
DQ0
39
DQ9
75
V
SS
111
A10
5
DQ1
41
DQ10
77
NC
113
V
DD
7
DQ2
43
DQ11
79
NC
115
DQMB2
9
DQ3
45
V
DD
81
V
DD
117
DQMB3
11
V
DD
47
DQ12
83
DQ16
119
V
SS
13
DQ4
49
DQ13
85
DQ17
121
DQ24
15
DQ5
51
DQ14
87
DQ18
123
DQ25
17
DQ6
53
DQ15
89
DQ19
125
DQ26
19
DQ7
55
V
SS
91
V
SS
127
DQ27
21
V
SS
57
NC
93
DQ20
129
V
DD
23
DQMB0
59
NC
95
DQ21
131
DQ28
25
DQMB1
61
CK0
97
DQ22
133
DQ29
27
V
DD
63
V
DD
99
DQ23
135
DQ30
29
A0
65
RAS#
101
V
DD
137
DQ31
31
A1
67
WE#
103
A6
139
V
SS
33
A2
69
S0#
105
A8
141
SDA
35
V
SS
71
S1#
107
V
SS
143
V
DD
PIN ASSIGNMENT
(144-PIN SODIMM BACK)
PIN SYMBOL PIN SYMBOL PIN SYMBOL PIN SYMBOL
2
Vss
38
DQ40
74
CK1
110
BA1
4
DQ32
40
DQ41
76
V
SS
112
A11
6
DQ33
42
DQ42
78
NC
114
V
DD
8
DQ34
44
DQ43
80
NC
116
DQMB6
10
DQ35
46
V
DD
82
V
DD
118
DQMB7
12
V
DD
48
DQ44
84
DQ48
120
V
SS
14
DQ36
50
DQ45
86
DQ49
122
DQ56
16
DQ37
52
DQ46
88
DQ50
124
DQ57
18
DQ38
54
DQ47
90
DQ51
126
DQ58
20
DQ39
56
V
SS
92
V
SS
128
DQ59
22
V
SS
58
NC
94
DQ52
130
V
DD
24
DQMB4
60
NC
96
DQ53
132
DQ60
26
DQMB5
62
CKE0
98
DQ54
134
DQ61
28
V
DD
64
V
DD
100
DQ55
136
DQ62
30
A3
66
CAS#
102
V
DD
138
DQ63
32
A4
68
CKE1
104
A7
140
V
SS
34
A5
70
NC/
A12
1
NOTE:
1. Pin 70 is No Connect for 256MB modules, or A12 for
512MB modules.
106
BA0
142
SCL
36
V
SS
72
NC
108
V
SS
144
V
DD
U1
U2
U17
U10
U9
U3
U4
U5
U6
U7
U8
U16
U15
U14
U13
U12
U11
PIN 1
PIN 143
(all odd pins)
(all even pins)
PIN 144
PIN 2
Back View
Front View
256MB/512MB (x64)
144-PIN SDRAM SODIMMs
16,32,Meg x 64 DDR SDRAM DIMMs (Footer Desc variable)
Micron Technology, Inc., reserves the right to change products or specifications without notice.
SDF16C32_64x64HG_C.fm - Rev 8/02
3
2002, Micron Technology Inc.
PIN DESCRIPTIONS
PIN NUMBERS
SYMBOL
TYPE
DESCRIPTION
65, 66, 67
RAS#, CAS#, WE#
Input
Command Inputs: RAS#, CAS#, and WE# (along with S#)
define the command being entered.
61, 74
CK0, CK1
Input
Clock: CK is driven by the system clock. All SDRAM input
signals are sampled on the positive edge of CK. CK also
increments the internal burst counter and controls the output
registers.
62, 68
CKE0, CKE1
Input
Clock Enable: CKE activates (HIGH) and deactivates (LOW) the
CK signal. Deactivating the clock provides PRECHARGE
POWER-DOWN and SELF REFRESH operation (all device banks
idle), ACTIVE POWER-DOWN (row ACTIVE in any device bank)
or CLOCK SUSPEND operation (burst access in progress). CKE is
synchronous except after the device enters power-down and
self refresh modes, where CKE becomes asynchronous until
after exiting the same mode. The input buffers, including CK,
are disabled during power-down and self refresh modes,
providing low standby power.
69, 71
S0#,S1#
Input
Chip Select: S# enables (registered LOW) and disables
(registered HIGH) the command decoder. All commands are
masked when S# is registered HIGH. S# is considered part of
the command code.
23, 24, 25, 26, 115, 116, 117,
118
DQMB0-DQMB7
Input
Input/Output Mask: DQMB is an input mask signal for write
accesses and an output enable signal for read accesses. Input
data is masked when DQMB is sampled HIGH during a WRITE
cycle. The output buffers are placed in a High-Z state (two-
clock latency) when DQMB is sampled HIGH during a READ
cycle.
106, 110
BA0, BA1
Input
Bank Address: BA0 and BA1 define to which device bank the
ACTIVE, READ, WRITE, or PRECHARGE command is being
applied.
29, 30, 31, 32, 33, 34,
70
(512MB)
, 103, 104, 105,
109, 111, 112
A0-A11
(256MB)
A0-A12
(512MB)
Input
Address Inputs: Provide the row address for ACTIVE
commands, and the column address and auto precharge bit
(A10) for READ/WRITE commands, to select one location out
of the memory array in the respective device bank. A10
sampled during a PRECHARGE command determines whether
the PRECHARGE applies to one device bank (A10 LOW, device
bank selected by BA0, BA1) or all device banks (A10 HIGH).
The address inputs also provide the op-code during a MODE
REGISTER SET command.
142
SCL
Input
Serial Clock for Presence-Detect: SCL is used to synchronize
the presence-detect data transfer to and from the module.
141
SDA
Input/
Output
Serial Presence-Detect Data: SDA is a bidirectional pin used to
transfer addresses and data into and data out of the presence-
detect portion of the module.
NOTE:
Pin numbers may not correlate with symbols. Refer to the Pin Assignment table for pin number and symbol information.
256MB/512MB (x64)
144-PIN SDRAM SODIMMs
16,32,Meg x 64 DDR SDRAM DIMMs (Footer Desc variable)
Micron Technology, Inc., reserves the right to change products or specifications without notice.
SDF16C32_64x64HG_C.fm - Rev 8/02
4
2002, Micron Technology Inc.
3, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15,
16, 17, 18,19, 20, 37, 38, 39,
40, 41, 42, 43, 44, 47, 48, 49,
50, 51, 52, 53, 54, 83, 84, 85,
86, 87, 88, 89, 90, 93, 94, 95,
96, 97, 98, 99, 100, 121, 122,
123, 124, 125, 126, 127, 128,
131, 132, 133, 134, 135, 136,
137, 138
DQ0-DQ63
Input/
Output
Data I/O: Data bus.
11, 12, 27, 28, 45, 46, 63, 64,
81, 82, 101, 102, 113, 114,
129, 130, 143, 144
V
DD
Supply
Power Supply: +3.3V 0.3V.
1, 21, 35, 55, 75, 91, 107, 119,
139, 2, 22, 36, 56, 76, 92, 108,
120, 140
V
SS
Supply
Ground.
57, 58, 59, 60, 70 (256MB), 72,
73, 77, 78, 79, 80
NC
Not Connected: These pins should be left unconnected.
PIN DESCRIPTIONS (CONTINUED)
PIN NUMBERS
SYMBOL
TYPE
DESCRIPTION
NOTE:
Pin numbers may not correlate with symbols. Refer to the Pin Assignment table for pin number and symbol information.
256MB/512MB (x64)
144-PIN SDRAM SODIMMs
16,32,Meg x 64 DDR SDRAM DIMMs (Footer Desc variable)
Micron Technology, Inc., reserves the right to change products or specifications without notice.
SDF16C32_64x64HG_C.fm - Rev 8/02
5
2002, Micron Technology Inc.
FUNCTIONAL BLOCK DIAGRAM
NOTE:
All resistor values are 10 ohms
unless otherwise specified.
MT48LC16M8A2FB = SDRAMs for 256MB Modules
MT48LC32M8A2FB = SDRAMs for 512MB Modules
RAS#
CAS#
CAS#: SDRAMs
WE#: SDRAMs
A0-A11: SDRAMs
A0-A12: SDRAMs
BA0, BA1: SDRAMs
(256MB) A0-A11
(512MB) A0-A12
BA0, BA1
V
DD
V
SS
SDRAMs
SDRAMs
CLK (U6, U7, U14, U15)
CLK (U2, U8, U10, U16)
U5
CS# DQM
RAS#: SDRAMs
WE#
SERIAL PD
SDA
WP
SCL
A0
A1
A2
CLK (U1, U3, U9, U11)
CLK (U4, U5, U12, U13)
CK0
CK1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
U3
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB0
U11
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM CS#
U4
U13
U1
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
CKE0
CKE0 (U1-U8)
U17
U8
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
U7
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
U15
U2
U16
U6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
U9
U12
U14
U10
DQMB1
22
DQM CS#
CS# DQM
S0#
CS# DQM
DQMB2
22
DQM CS#
CS# DQM
22
DQM CS#
DQMB4
DQM CS#
22
CS# DQM
DQMB5
DQM CS#
22
CS# DQM
DQMB6
DQM CS#
22
CS# DQM
DQMB7
DQM CS#
22
CS# DQM
CKE1
CKE1 (U9-U16)
22
22
S1#
22
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
Per industry standard, Micron modules utilize various
component speed grades, as referenced in the module
part numbering guide at
www.micron.com/numberguide
.
PDF 
ZIP