The information in this document is subject to change without notice. Before using this document, please
confirm that this is the latest version.
Not all devices/types available in every country. Please check with local NEC representative for
availability and additional information.
1998
DATA SHEET
MOS INTEGRATED CIRCUIT
MC-4532DA726
32 M-WORD BY 72-BIT SYNCHRONOUS DYNAMIC RAM MODULE
REGISTERED TYPE
Document No. M13633EJ7V0DS00 (7th edition)
Date Published February 2000 NS CP(K)
Printed in Japan
The mark
5
5
5
5
shows major revised points.
Description
The MC-4532DA726 is a 33,554,432 words by 72 bits synchronous dynamic RAM module on which 18 pieces of
128M SDRAM:
PD45128441 are assembled.
These modules provide high density and large quantities of memory in a small space without utilizing the surface-
mounting technology on the printed circuit board.
Decoupling capacitors are mounted on power supply line for noise reduction.
Features
33,554,432 words by 72 bits organization (ECC type)
Clock frequency and access time from CLK
Part number
/CAS latency
Clock frequency
Access time from CLK
Module type
(MAX.)
(MAX.)
MC-4532DA726EFB-A80
CL = 3
125
MHz
6
ns
PC100 Registered DIMM
CL = 2
100 MHz
6 ns
Rev. 1.2 Compliant
MC-4532DA726EFB-A10
CL = 3
100 MHz
6 ns
CL = 2
77 MHz
7 ns
MC-4532DA726PFB-A80
CL = 3
125
MHz
6
ns
CL = 2
100 MHz
6 ns
MC-4532DA726PFB-A10
CL = 3
100 MHz
6 ns
CL = 2
77 MHz
7 ns
Fully Synchronous Dynamic RAM, with all signals referenced to a positive clock edge
Pulsed interface
Possible to assert random column address in every cycle
Quad internal banks controlled by BA0 and BA1 (Bank Select)
Programmable burst-length (1, 2, 4, 8 and Full Page)
Programmable wrap sequence (Sequential
/
Interleave)
Programmable /CAS latency (2, 3)
Automatic precharge and controlled precharge
CBR (Auto) refresh and self refresh
All DQs have 10
10
% of series resistor
Single 3.3
V
0.3
V power supply
LVTTL compatible
4,096 refresh cycles / 64
ms
Burst termination by Burst Stop command and Precharge command
168-pin dual in-line memory module (Pin pitch = 1.27
mm)
Registered type
Serial PD
5
5
Data Sheet M13633EJ7V0DS00
2
MC-4532DA726
Ordering Information
Part number
Clock frequency
(MAX.)
Package
Mounted devices
MC-4532DA726EFB-A80
125 MHz
168-pin Dual In-line Memory Module
18 pieces of
PD45128441G5 (Rev. E)
MC-4532DA726EFB-A10
100 MHz
(Socket Type)
(10.16 mm (400) TSOP (II))
MC-4532DA726PFB-A80
125 MHz
Edge connector: Gold plated
18 pieces of
PD45128441G5 (Rev. P)
MC-4532DA726PFB-A10
100 MHz
43.18 mm height
(10.16 mm (400) TSOP (II))
5
5
Data Sheet M13633EJ7V0DS00
3
MC-4532DA726
Pin Configuration
168-pin Dual In-line Memory Module Socket Type (Edge connector: Gold plated)
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
V
SS
DQ32
DQ33
DQ34
DQ35
Vcc
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
Vcc
CB5
V
SS
NC
NC
Vcc
/CAS
DQMB4
DQMB5
NC
/RAS
V
SS
A1
A3
A5
A7
A9
BA0
(A13)
A11
Vcc
CLK1
NC
V
SS
CKE0
NC
DQMB6
DQMB7
NC
Vcc
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
DQ50
DQ51
Vcc
DQ52
NC
NC
REGE
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
Vcc
DQ60
DQ61
DQ62
DQ63
V
SS
CLK3
NC
SA0
SA1
SA2
Vcc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
V
SS
DQ0
DQ1
DQ2
DQ3
Vcc
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
Vcc
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
Vcc
/WE
DQMB0
DQMB1
/CS0
NC
V
SS
A0
A2
A4
A6
A8
A10
BA1(A12)
Vcc
Vcc
CLK0
V
SS
NC
/CS2
DQMB2
DQMB3
NC
Vcc
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
DQ18
DQ19
Vcc
DQ20
NC
NC
NC
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
Vcc
DQ28
DQ29
DQ30
DQ31
V
SS
CLK2
NC
WP
SDA
SCL
Vcc
DQ46
DQ47
CB4
A0 - A11
: Address Inputs
[Row: A0 - A11, Column: A0 - A9, A11]
BA0
(A13), BA1
(A12)
: SDRAM Bank Select
DQ0 - DQ63, CB0 - CB7 : Data Inputs/Outputs
CLK0 - CLK3
: Clock Input
CKE0
: Clock Enable Input
WP
: Write Protect
/CS0, /CS2
: Chip Select Input
/RAS
: Row Address Strobe
/CAS
: Column Address Strobe
/WE
: Write Enable
DQMB0 - DQMB7
: DQ Mask Enable
SA0 - SA2
: Address Input for EEPROM
SDA
: Serial Data I/O for PD
SCL
: Clock Input for PD
V
CC
: Power Supply
V
SS
: Ground
REGE
: Register / Buffer Enable
NC
: No Connection
/xxx indicates active low signal.
Data Sheet M13633EJ7V0DS00
4
MC-4532DA726
Block Diagram
RDQMB0
/RCS0
RDQMB2
DQM
D9
/CS
DQ 3
DQ 2
DQ 1
DQ 0
DQ 7
DQ 6
DQ 5
DQ 4
DQ 0
DQ 1
DQ 2
DQ 3
D
2
DQM
/CS
DQ 11
DQ 10
DQ 9
DQ 8
DQ 15
DQ 14
DQ 12
DQ 13
D
4
DQM
/CS
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
DQ 0
DQ 1
DQ 2
DQ 3
D3
DQM
/CS
DQ 40
DQ 41
DQ 42
DQ 43
DQ 45
DQ 44
DQ 46
DQ 47
D7
DQM
/CS
D
10
DQM
/CS
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
D16
DQM
/CS
D12
DQM
/CS
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
DQM
D
13
/CS
DQ 27
DQ 26
DQ 25
DQ 24
DQ 31
DQ 30
DQ 29
DQ 28
CB 2
CB 3
CB 0
CB 1
DQ 18
DQ 19
DQ 17
DQ 16
DQ 23
DQ 22
DQ 21
DQ 20
RDQMB1
RDQMB4
RDQMB5
RDQMB7
RDQMB6
RDQMB3
V
CC
D1 - D17
Register1, Register2, PLL
D1 - D17
Register1, Register2, PLL
C
/CS0
/RCS0
DQMB0, DQMB1,
DQMB4, DQMB5
RDQMB0, RDQMB1,
RDQMB4, RDQMB5
/RAS
/CAS
/WE
A0 - A6
/RRAS
/RCAS
/RWE
/CS2
DQMB2, DQMB3,
DQMB6, DQMB7
CKE0
A7 - A11,
BA0, BA1
REGE
LE
10
k
LE
/RCS2
RDQMB 2, RDQMB 3,
RDQMB 6, RDQMB 7
RCKE0
RA7 - RA11,
RBA0, RBA1
CLK1 - CLK3
12
pF
DQ 0
Register1
Register2
/RCS2
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
D11
DQM
/CS
DQ 0
DQ 1
DQ 2
DQ 3
CB 5
CB 4
CB 7
CB 6
D1
D0
D6
D17
D5
D14
D8
D15
DQM
/CS
DQM
/CS
DQM
/CS
DQM
/CS
DQM
/CS
DQM
/CS
DQM
/CS
DQM
/CS
CLK0
CLK : Register1, Register2
PLL
RA0 - RA6
CLK : D0, D1, D9
CLK : D2, D10, D11
CLK : D3, D4, D12
CLK : D5, D13, D14
CLK : D6, D7, D15
CLK : D8, D16, D17
V
CC
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
DQ 0
DQ 1
DQ 2
DQ 3
10
CKE : D0 - D17
A7 - A11, BA0, BA1 : D0 - D17
/RAS : D0 - D17
/CAS : D0 - D17
/WE : D0 - D17
A0 - A6 : D0 - D17
SERIAL PD
WP
SDA
A0
A1
A2
SA0 SA1 SA2
47
k
SCL
10
V
SS
Remarks 1. The value of all resistors of DQs is 10
.
2. D0 - D17:
PD45128441 (8M words
4 bits
4 banks)
3. REGE
V
IL
: Buffer mode
REGE
V
IH
: Register mode
4. Register: HD74ALVC16835
PLL: HD74CDC2509B
5
Data Sheet M13633EJ7V0DS00
5
MC-4532DA726
Electrical Specifications
All voltages are referenced to V
SS
(GND).
After power up, wait more than 1 ms and then, execute power on sequence and CBR (Auto) refresh before proper
device operation is achieved.
Absolute Maximum Ratings
Parameter
Symbol
Condition
Rating
Unit
Voltage on power supply pin relative to GND
V
CC
0.5 to +4.6
V
Voltage on input pin relative to GND
V
T
0.5 to +4.6
V
Short circuit output current
I
O
50
mA
Power dissipation
P
D
21
W
Operating ambient temperature
T
A
0 to 70
C
Storage temperature
T
stg
55 to +125
C
Caution
Exposing the device to stress above those listed in Absolute Maximum Ratings could cause
permanent damage. The device is not meant to be operated under conditions outside the limits
described in the operational section of this specification. Exposure to Absolute Maximum Rating
conditions for extended periods may affect device reliability.
Recommended Operating Conditions
Parameter
Symbol
Condition
MIN.
TYP.
MAX.
Unit
Supply voltage
V
CC
3.0
3.3
3.6
V
High level input voltage
V
IH
2.0
V
CC
+
0.3
V
Low level input voltage
V
IL
0.3
+0.8
V
Operating ambient temperature
T
A
0
70
C
Capacitance (T
A
= 25
C, f = 1 MHz)
Parameter
Symbol
Test condition
MIN.
TYP.
MAX.
Unit
Input capacitance
C
I1
A0 A11, BA0
(A13), BA1
(A12),
/RAS, /CAS, /WE
4
10
pF
C
I2
CLK0
15
25
C
I3
CKE0
7
20
C
I4
/CS0, /CS2
4
10
C
I5
DQMB0
-
DQMB7
4
10
Data input/output capacitance
C
I/O
DQ0 - DQ63, CB0 - CB7
6
13
pF
PDF 
ZIP