Edition 07.96
This edition was realized using the software system FrameMaker

Published by Siemens AG,
Bereich Halbleiter, Marketing-
Kommunikation, Balanstraße 73,
81541 München

Siemens AG 1996.

All Rights Reserved.
Attention please!
As far as patents or other rights of third parties are concerned, liability is only assumed for components, not for applications, processes
and circuits implemented within components or assemblies.
The information describes the type of component and shall not be considered as assured characteristics.
Terms of delivery and rights to change design reserved.
For questions on technology, delivery and prices please contact the Semiconductor Group Offices in Germany or the Siemens Companies
and Representatives worldwide (see address list).
Due to technical requirements components may contain dangerous substances. For information on the types in question please contact
your nearest Siemens Office, Semiconductor Group.
Siemens AG is an approved CECC manufacturer.
Packing
Please use the recycling operators known to you. We can also help you get in touch with your nearest sales office. By agreement we
will take packing material back, if it is sorted. You must bear the costs of transport.
For packing material that is returned to us unsorted or which we are not obliged to accept, we shall have to invoice you for any costs in-
curred.
Components used in life-support devices or systems must be expressly authorized for such purpose!
Critical components

of the Semiconductor Group of Siemens AG, may only be used in life-support devices or systems

with the express

written approval of the Semiconductor Group of Siemens AG.
1 A critical component is a component used in a life-support device or system whose failure can reasonably be expected to cause the

failure of that life-support device or system, or to affect its safety or effectiveness of that device or system.

2 Life support devices or systems are intended (a) to be implanted in the human body, or (b) to support and/or maintain and sustain hu-

man life. If they fail, it is reasonable to assume that the health of the user may be endangered.

SAB 82532
SAF 82532
Revision History:

Current Version: 07.96

Previous Version: User's Manual 07.93

Page
(in previous
Version)

Page
(in new
Version)

Subjects (major changes since last revision)

new package provided: P-MQFP-80

Selectable out-of-band flow control in ASYNC mode: description added

In-band flow control transparency: description added

Selectable enhanced resolution BRG: description added

110, 141, 167

124, 170, 208

Timer register (TIMR): description extended for V3.x

107, 127

120, 149

RSTA register, ISR0 register (RME interrupt): description extended

115, 146, 172

133, 179, 217

XBCH, bit XC: description extended

124,152, 179

144, 187, 227

Baud rate generator register (BGR): description extended

133

157

Channel configuration register 4 (CCR4) in HDLC mode: description extended

138

164

STAR, bit XFW: description extended

140

168

Mode register (MODE) in ASYNC mode: new bits (FRTS, FRCS)

144

175

RFIFO Control Register (RFC) in ASYNC mode: new bit (DXS)

198, 237

Channel Configuration Register 4 (CCR4) in ASYNC and BISYNC mode: new
register

204

256

XTAL1 clock period, high time and low time: min. values for N-10 version
corrected

SAB 82532

Table of Contents

Page

Semiconductor Group

07.96

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.2

Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.3

Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.4

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.5

Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

1.6

System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

1.6.1

General Aspects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

1.6.2

Environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

1.6.2.1

ESCC2 with SAB 8051 Microcontroller . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

1.6.2.2

ESCC2 with SAB 80188 Microprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . 27

1.6.2.3

ESCC2 with SAB 80286 Microprocessor
and SAB 82258 Advanced DMA Controller (ADMA) . . . . . . . . . . . . . . . . . 28

1.6.2.4

ESCC2 with 80386 or SAB-R3000 (MIPS) . . . . . . . . . . . . . . . . . . . . . . . . . 29

1.6.2.5

ESCC2 with MC 68008 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.6.2.6

ESCC2 with MC 68000, 68010, 68012 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

1.6.2.7

ESCC2 with MC 68020, 68030 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

1.6.2.8

Interrupt Cascading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Basic Functional Principles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.1

General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.2

FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

3.1

3.2

Data Transfer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.3

Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

DMA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

HDLC/SDLC Serial Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

5.1

Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

5.2

Procedural Support (layer-2 functions) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

5.2.1

Full-Duplex LAPB/LAPD Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

5.2.2

Half-Duplex SDLC-NRM Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

5.2.3

Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

5.3

SDLC Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

5.4

Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.1

Shared Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.2

Preamble Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.3

CRC-32 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.4.4

Extended Transparent Transmission and Reception . . . . . . . . . . . . . . . . . 64

5.4.5

Cyclic Transmission (fully transparent) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

5.4.6

Continuous Transmission (DMA mode only) . . . . . . . . . . . . . . . . . . . . . . . 65

5.4.7

Receive Length Check Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

SAB 82532

Table of Contents

Page

Semiconductor Group

07.96

5.4.8

One Bit Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

5.4.9

CRC ON/OFF Feature (version 2 upward) . . . . . . . . . . . . . . . . . . . . . . . . . 67

5.4.10

Receive Address Handling (version 2 upward) . . . . . . . . . . . . . . . . . . . . . . 67

Asynchronous Serial Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

6.1

Character Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

6.2

Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.2.1

Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.2.2

Storage of Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

6.3

Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

6.4

Special Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

6.4.1

Break Detection/Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

6.4.2

Flow Control by XON/XOFF (version 2 upward) . . . . . . . . . . . . . . . . . . . . . 71

6.4.3

Selectable Out-of-band Flow Control for Transmitter and Receiver (V3.x) . 72

6.4.4

In-band Flow Control Transparency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

6.4.5

Continuous Transmission (DMA mode only) . . . . . . . . . . . . . . . . . . . . . . . 75

Character Oriented Serial Mode (MONOSYNC/BISYNC) . . . . . . . . . . . . 76

7.1

Data Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

7.2

Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

7.3

Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

7.4

Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

7.4.1

Preamble Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

7.4.2

Continuous Transmission (DMA mode only) . . . . . . . . . . . . . . . . . . . . . . . 79

7.4.3

CRC Parity Inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Serial Interface (layer-1 functions) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

8.1

Clock Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

8.2

Clock Recovery (DPLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

8.3

Bus Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

8.3.1

Bus Access Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

8.3.2

Collisions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

8.3.3

Priority (HDLC/SDLC mode only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

8.3.4

Timing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

8.3.5

Functions of RTS Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

8.4

Data Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

8.5

Modem Control Functions (RTS/CTS, CD) . . . . . . . . . . . . . . . . . . . . . . . . . 97

8.5.1

RTS/CTS Handshaking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

8.5.2

Carrier Detect (CD) Receiver Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

8.6

Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8.7

Universal Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9.1

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9.2

Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

SAB 82532

Table of Contents

Page

Semiconductor Group

07.96

9.3

Operational Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

9.3.1

Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

9.3.1.1

Interrupt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

9.3.1.2

DMA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

9.3.2

Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

9.3.2.1

Interrupt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

9.3.2.2

DMA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

Detailed Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

10.1

Status/Control Registers in HDLC Mode . . . . . . . . . . . . . . . . . . . . . . . . . 112

10.1.1

10.1.2

10.2

Status/Control Registers in ASYNC Mode . . . . . . . . . . . . . . . . . . . . . . . . 159

10.2.1

10.2.2

10.3

Status/Control Registers in BISYNC Mode . . . . . . . . . . . . . . . . . . . . . . . . 199

10.3.1

10.3.2

Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238

11.1

Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238

11.2

DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238

11.3

Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240

11.4

AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241

11.4.1

Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

11.4.1.1 Siemens/Intel Bus Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
11.4.1.2 Motorola Bus Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
11.4.2

Parallel Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

11.4.3

Serial Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

11.4.3.1 Clock Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
11.4.3.2 Receive Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
11.4.3.3 Transmit Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
11.4.3.4 Strobe Timing (clock mode 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
11.4.3.5 Synchronization Timing (clock mode 5) . . . . . . . . . . . . . . . . . . . . . . . . . . 263
11.4.3.6 Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

Appendix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267

13.1

Baud Rate Generator Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267

13.2

Development Board EASY532 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270

Ð­Ð»ÐµÐºÑ‚Ñ€Ð¾Ð½Ð½Ñ‹Ð¹ ÐºÐ¾Ð¼Ð¿Ð¾Ð½ÐµÐ½Ñ‚: SAF82532

ÐÐ»ÐµÐºÑ‚Ñ€Ð¾Ð½Ð½Ñ‹Ð¹ ÐºÐ¾Ð¼Ð¿Ð¾Ð½ÐµÐ½Ñ‚: SAF82532