www.docs.chipfind.ru
September 1998
1/94
This is preliminary information on a new product in development or undergoing evaluation. Details are subject to change without notice.
ST72311
8-BIT MCU WITH 8 TO 16K ROM/OTP/EPROM,
384 TO 512 BYTES RAM, ADC, WDG, SCI, SPI AND 2 TIMERS
PRELIMINARY DATA
s
User Program Memory (ROM/OTP/EPROM):
8 to 16K bytes
s
Data RAM: 384 to 512 bytes including 256 bytes
of stack
s
Master Reset and Power-On Reset
s
Low Voltage Detector Reset option
s
Run and Power Saving modes
s
44 or 32 multifunctional bidirectional I/O lines:
15 or 9 programmable interrupt inputs
8 or 4 high sink outputs
8 or 6 analog alternate inputs
13 alternate functions
EMI filtering
s
Software or Hardware Watchdog (WDG)
s
Two 16-bit Timers, each featuring:
2 Input Captures
1)
2 Output Compares
1)
External Clock input (on Timer A)
PWM and Pulse Generator modes
s
Synchronous Serial Peripheral Interface (SPI)
s
Asynchronous Serial Communications Interface
(SCI)
s
8-bit ADC with 8 channels
2)
s
8-bit Data Manipulation
s
63 basic Instructions and 17 main Addressing
Modes
s
8 x 8 Unsigned Multiply Instruction
s
True Bit Manipulation
s
Complete Development Support on DOS/
WINDOWS
TM
Real-Time Emulator
s
Full Software Package on DOS/WINDOWS
TM
(C-Compiler, Cross-Assembler, Debugger)
Notes:
1. One only on Timer A.
2. Six channels only for ST72311J.
Device Summary
TQFP44
PSDIP42
PSDIP56
CSDIP42W
CSDIP56W
TQFP64
Features
ST72311J2
ST72311J4
ST72311N2
ST72311N4
Program Memory - bytes
8K
16K
8K
16K
RAM (stack) - bytes
384 (256)
512 (256)
384 (256)
512 (256)
Peripherals
Watchdog, Timers, SPI, SCI, ADC and optional Low Voltage Detector Reset
Operating Supply
3 to 6 V
CPU Frequency
8 MHz max (16 MHz oscillator)
Temperature Range
- 40C to + 85C
Package
TQFP44 - SDIP42
TQFP64 - SDIP56
1
Rev. 1.4
2/94
Table of Contents
94
ST72311 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1 GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.2 PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.3 MEMORY MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.4 OPTION BYTE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2 CENTRAL PROCESSING UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2 MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.3 CPU REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3 CLOCKS, RESET, INTERRUPTS & POWER SAVING MODES . . . . . . . . . . . . . . . . . . . . . . . . 16
3.1 CLOCK SYSTEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.1.1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.1.2 External Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.2 RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.2.2 External Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.2.3 Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.2.4 Low Voltage Detector Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.3 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.4 POWER SAVING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.4.2 Slow Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.4.3 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.4.4 Halt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.5 MISCELLANEOUS REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4 ON-CHIP PERIPHERALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4.1 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4.1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4.1.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4.1.3 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
4.2 WATCHDOG TIMER (WDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.2.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.2.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.2.4 Hardware Watchdog Option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.2.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.3 16-BIT TIMER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
4.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
4.3.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
4.3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
4.3.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.4 SERIAL COMMUNICATIONS INTERFACE (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.4.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
2
3/94
Table of Contents
4.4.3 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.4.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.4.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.5 SERIAL PERIPHERAL INTERFACE (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.5.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.5.3 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.5.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.5.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.6 8-BIT A/D CONVERTER (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.6.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.6.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.6.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
5 INSTRUCTION SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
5.1 ST7 ADDRESSING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
5.1.1 Inherent . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
5.1.2 Immediate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
5.1.3 Direct . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
5.1.4 Indexed (No Offset, Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
5.1.5 Indirect (Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
5.1.6 Indirect Indexed (Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.1.7 Relative mode (Direct, Indirect) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.2 INSTRUCTION GROUPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
6 ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
6.1 ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
6.2 RECOMMENDED OPERATING CONDITIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
6.3 DC ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
6.4 OSCILLATOR CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
6.5 PERIPHERAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
7 GENERAL INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
7.1 EPROM ERASURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
7.2 PACKAGE MECHANICAL DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
7.3 ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
7.3.1 Transfer Of Customer Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
3
4/94
ST72311
1 GENERAL DESCRIPTION
1.1 INTRODUCTION
The ST72311 HCMOS Microcontroller Unit (MCU)
is a member of the ST7 family. The device is
based on an industry-standard 8-bit core and fea-
tures an enhanced instruction set. The device is
normally operated at a 16 MHz oscillator frequen-
cy. Under software control, the ST72311 may be
placed in either Wait, Slow or Halt modes, thus re-
ducing power consumption. The enhanced in-
struction set and addressing modes afford real
programming potential. In addition to standard
8-bit data management, the ST72311 features
true bit manipulation, 8x8 unsigned multiplication
and indirect addressing modes on the whole mem-
ory. The device includes a low consumption and
fast start on-chip oscillator, CPU, program memo-
ry (ROM/OTP/EPROM versions), RAM, 44
(ST72311N) or 32 (ST72311J) I/O lines, a Low
Voltage Detector (LVD) and the following on-chip
peripherals: Analog-to-Digital converter (ADC)
with 8 (ST72311N) or 6 (ST72311J) multiplexed
analog inputs, industry standard synchronous SPI
and asynchronous SCI serial interfaces, digital
Watchdog, two independent 16-bit Timers, one
featuring an External Clock Input, and both featur-
ing Pulse Generator capabilities, 2 Input Captures
and 2 Output Compares (only 1 Input Capture and
1 Output Compare on Timer A).
Figure 1. ST72311 Block Diagram
8-BIT CORE
ALU
A
DDRE
S
S
A
ND DA
T
A
B
U
S
OSCIN
OSCOUT
RESET
PORT B
TIMER B
PORT C
SPI
PORT E
SCI
PORT D
8-BIT ADC
WATCHDOG
PB0 -> PB7
PC0 -> PC7
PE0 -> PE7
PD0 -> PD7
OSC
Internal
CLOCK
CONTROL
RAM
(384 - 512 Bytes)
PORT F
PF0 -> PF2,4,6,7
TIMER A
PORT A
PA0 -> PA7
V
SSA
V
DDA
(6 bits for ST72311N)
(6 bits)
AND LVD
(2 bits for ST72311J)
(8 bits for ST72311N)
(6 bits for ST72311J)
(8 bits for ST72311N)
(5 bits for ST72311J)
(8 bits)
(8 bits for ST72311N)
(5 bits for ST72311J)
V
SS
V
DD
POWER
SUPPLY
PROGRAM
(8 - 16K Bytes)
MEMORY
4
5/94
ST72311
1.2 PIN DESCRIPTION
Figure 2. 64-Pin Thin QFP Package Pinout
Figure 3. 56-Pin Shrink DIP Package Pinout
Figure 4. 44-Pin Thin QFP Package Pinout
Figure 5. 42-Pin Shrink DIP Package Pinout
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
17 18 19 20 21 22 23 24
29 30 31 32
25 26 27 28
PE4
PE5
PE6
PE7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
AIN0/PD0
AIN1/PD1
AIN2/PD2
AIN3/PD3
V
SS_1
V
DD_1
PA3
PA2
PA1
PA0
PC7/SS
PC6/SCK
PC5/MOSI
PC4/MISO
PC3/ICAP1_B
PC2/ICAP2_B
PC1/OCMP1_B
PC0/OCMP2_B
V
SS_0
V
DD_0
A
I
N4
/
P
D4
A
I
N5
/
P
D5
A
I
N6
/
P
D6
A
I
N7
/
P
D7
V
DD
A
V
SS
A
V
DD
_3
V
SS
_3
CL
K
O
UT
/
P
F
0
PF
1
PF
2
NC
OC
M
P
1_A
/
P
F
4
NC
IC
A
P
1
_
A
/P
F
6
E
X
T
C
LK
_A
/
P
F
7
NC
NC
P
E
1
/
RDI
PE
0
/
T
D
O
V
DD
_2
OS
C
I
N
O
S
CO
UT
V
SS
_2
NC
NC
RE
S
E
T
TE
S
T
/
V
PP
1)
PA
7
PA
6
PA
5
PA
4
(EI0)
(EI0)
(EI0)
(EI0)
(EI2)
(EI2)
(EI2)
(EI2)
(EI3)
(EI3)
(EI3)
(EI3)
(E
I
1
)
(E
I
1
)
(E
I
1
)
1. V
PP
on EPROM/OTP only
15 (EI1)
16 (EI1)
17 (EI1)
18
19
20
21
22
23
24
25
26
27
28
29
30
(EI0) 31
(EI0) 32
(EI0) 33
(EI0) 34
CLKOUT/PF0
PF1
PF2
OCMP1_A/PF4
ICAP1_A/PF6
PC1/OCMP1_B
PC2/ICAP2_B
EXTCLK_A/PF7
V
DD_0
V
SS_0
RESET
TEST/V
PP
1)
PA7
PA6
PA5
PA2
PA1
PA0
PC7/SS
PC6/SCK
42
41
40
39
38
37
36
35
PC0/OCMP2_B
PC3/ICAP1_B
PC4/MISO
PC5/MOSI
PA4
V
SS_1
V
DD_1
PA3
1 (EI3)
2 (EI3)
3 (EI3)
4 (EI3)
5
6
7
8
9
10
11
12
13
14
43
44
45
46
47
48
PB4
PB5
PB6
PB7
AIN0/PD0
AIN5/PD5
AIN6/PD6
AIN1/PD1
AIN2/PD2
AIN3/PD3
PB3
PB2
PB1
PB0
PE7
PE0/TD0
V
DD_2
OSCIN
OSCOUT
V
SS_2
(EI2) 56
(EI2) 55
(EI2) 54
(EI2) 53
52
51
50
49
AIN4/PD4
AIN7/PD7
V
DDA
V
SSA
PE6
PE5
PE4
PE1/RDI
1. V
PP
on EPROM/OTP only
1
2
3
4
5
6
7
8
9
10
11
33
32
31
30
29
28
27
26
25
24
23
44 43 42 41 40 39 38 37 36 35 34
12 13 14 15 16 17 18 19
(E
I
1
)
(E
I
1
)
(E
I
1
)
20 21 22
CL
K
O
UT
/
P
F0
PF
1
PF
2
OC
M
P
1
_
A/
PF
4
IC
AP1
_A/
P
F
6
PC1/OCMP1_B
PC2/ICAP2_B
EXT
C
L
K
_
A/
PF
7
V
DD_
0
V
SS_
0
PC0/OCMP2_B
PC3/ICAP1_B
PC4/MISO
PC5/MOSI
PB4
AIN0/PD0
A
I
N5
/
P
D5
AIN1/PD1
AIN2/PD2
AIN3/PD3
AIN4/PD4
V
DDA
V
SS
A
R
E
SET
T
EST
/V
PP
1)
PA7
PA6
PA5
PC7/SS
PC6/SCK
PA4
V
SS_1
V
DD_1
PA3
PB3
PB2
PB1
PB0
PE0
/T
D
0
V
DD_
2
OSC
I
N
O
S
CO
UT
V
SS_
2
PE1/RDI
(EI3)
(EI2)
(EI2)
(EI2)
(EI2)
(EI0)
1. V
PP
on EPROM/OTP only
15
16
17
18
19
20
21
CLKOUT/PF0
PF1
PF2
OCMP1_A/PF4
ICAP1_A/PF6
PC1/OCMP1_B
PC2/ICAP2_B
EXTCLK_A/PF7
RESET
TEST/V
PP
1)
PA7
PA6
PA5
PC7/SS
PC6/SCK
28
27
26
25
24
23
22
PC0/OCMP2_B
PC3/ICAP1_B
PC4/MISO
PC5/MOSI
PA4
V
SS_1
V
DD_1
PA3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
29
30
31
32
33
34
PB4
AIN0/PD0
AIN5/PD5
AIN1/PD1
AIN2/PD2
AIN3/PD3
PB3
PB2
PB1
PB0
PE0/TD0
V
DD_2
OSCIN
OSCOUT
V
SS_2
42
41
40
39
38
37
36
35
AIN4/PD4
V
DDA
V
SSA
PE1/RDI
(EI3)
(EI1)
(EI1)
(EI1)
(EI0)
(EI2)
(EI2)
(EI2)
(EI2)
1. V
PP
on EPROM/OTP only
5
Document Outline
PDF 
ZIP