Электронный компонент: ST72F324LK2T6

Скачать:  PDF   ZIP

January 2005

1/151

Rev. 3

ST72F324L, ST72324BL

3V RANGE 8-BIT MCU WITH 8 TO 32K FLASH/ROM,

10-BIT ADC, 4 TIMERS, SPI, SCI INTERFACE

Memories

� 8 to 32K dual voltage High Density Flash (HD-

Flash) or ROM with read-out protection capa-

bility. In-Application Programming and In-

Circuit Programming for HDFlash devices

� 384 to 1K bytes RAM
� HDFlash endurance: 100 cycles, data reten-

tion: 20 years at 55�C

Clock, Reset And Supply Management

� Clock sources: crystal/ceramic resonator os-

cillators, internal RC oscillator, and bypass for

external clock

� PLL for 2x frequency multiplication
� Four Power Saving Modes: Halt, Active-Halt,

Wait and Slow

Interrupt Management

� Nested interrupt controller
� 10 interrupt vectors plus TRAP and RESET
� 9/6 external interrupt lines (on 4 vectors)

Up to 32 I/O Ports

� 32/24 multifunctional bidirectional I/O lines
� 22/17 alternate function lines
� 12/10 high sink outputs

4 Timers

� Main Clock Controller with: Real time base,

Beep and Clock-out capabilities

� Configurable watchdog timer
� 16-bit Timer A with: 1 input capture, 1 output

compare, external clock input, PWM and

pulse generator modes

� 16-bit Timer B with: 2 input captures, 2 output

compares, PWM and pulse generator modes

2 Communication Interfaces

� SPI synchronous serial interface
� SCI asynchronous serial interface

1 Analog Peripheral

� 10-bit ADC with up to 12 input ports

Instruction Set

� 8-bit Data Manipulation
� 63 Basic Instructions
� 17 main Addressing Modes
� 8 x 8 Unsigned Multiply Instruction

Development Tools

� Full hardware/software development package
� In-Circuit Testing capability

Device Summary

TQFP44

10 x 10

SDIP32
400 mil

TQFP32

7 x 7

Features

ST72F324L(J/K)6

ST72F324L(J/K)4

ST72F324L(J/K)2

ST72324BL(J/K)4

ST72324BL(J/K)2

Program memory -
bytes

Flash 32K

Flash 16K

Flash 8K

ROM 16K

ROM 8K

RAM (stack) - bytes

1024 (256)

512 (256)

384 (256)

512 (256)

384 (256)

Voltage Range

2.85 to 3.6V

Temp. Range

up to -40�C to +85�C

Packages

TQFP44 10x10, SDIP32, TQFP32 7x7

1

Table of Contents

151

2/151

1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2 PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3 REGISTER & MEMORY MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4 FLASH PROGRAM MEMORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.1

INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.2

MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.3

STRUCTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.3.1

Read-out Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.4

ICC INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

4.5

ICP (IN-CIRCUIT PROGRAMMING) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.6

IAP (IN-APPLICATION PROGRAMMING) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.7

RELATED DOCUMENTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.7.1

Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

5 CENTRAL PROCESSING UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.1

INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.2

MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

5.3

CPU REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6 SUPPLY, RESET AND CLOCK MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

6.1

PHASE LOCKED LOOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

6.2

MULTI-OSCILLATOR (MO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

6.3

RESET SEQUENCE MANAGER (RSM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

6.3.1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

6.3.2

Asynchronous External RESET pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

6.3.3

External Power-On RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

6.3.4

Internal Watchdog RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

7 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

7.1

INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

7.2

MASKING AND PROCESSING FLOW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

7.3

INTERRUPTS AND LOW POWER MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

7.4

CONCURRENT & NESTED MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

7.5

INTERRUPT REGISTER DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

7.6

EXTERNAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.6.1

I/O Port Interrupt Sensitivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.7

EXTERNAL INTERRUPT CONTROL REGISTER (EICR) . . . . . . . . . . . . . . . . . . . . . . . 32

8 POWER SAVING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

8.1

INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

8.2

SLOW MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

8.3

WAIT MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

8.4

ACTIVE-HALT AND HALT MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

8.4.1

ACTIVE-HALT MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

8.4.2

HALT MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

9 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

9.1

INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2

Table of Contents

151

3/151

9.2

FUNCTIONAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

9.2.1

Input Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

9.2.2

Output Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

9.2.3

Alternate Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

9.3

I/O PORT IMPLEMENTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

9.4

LOW POWER MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

9.5

INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

9.5.1

I/O Port Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

10 ON-CHIP PERIPHERALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

10.1 WATCHDOG TIMER (WDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

10.1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
10.1.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
10.1.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
10.1.4 How to Program the Watchdog Timeout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
10.1.5 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
10.1.6 Hardware Watchdog Option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
10.1.7 Using Halt Mode with the WDG (WDGHALT option) . . . . . . . . . . . . . . . . . . . . . . . 48
10.1.8 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
10.1.9 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

10.2 MAIN CLOCK CONTROLLER WITH REAL TIME CLOCK AND BEEPER (MCC/RTC) . 50

10.2.1 Programmable CPU Clock Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
10.2.2 Clock-out Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
10.2.3 Real Time Clock Timer (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
10.2.4 Beeper . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
10.2.5 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
10.2.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
10.2.7 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

10.3 16-BIT TIMER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

10.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
10.3.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
10.3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
10.3.4 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
10.3.5 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
10.3.6 Summary of Timer modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
10.3.7 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

10.4 SERIAL PERIPHERAL INTERFACE (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

10.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
10.4.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
10.4.3 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
10.4.4 Clock Phase and Clock Polarity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
10.4.5 Error Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
10.4.6 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
10.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
10.4.8 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

10.5 SERIAL COMMUNICATIONS INTERFACE (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

10.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
10.5.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

1

Table of Contents

151

4/151

10.5.3 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
10.5.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
10.5.5 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
10.5.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
10.5.7 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

10.6 10-BIT A/D CONVERTER (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

10.6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
10.6.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
10.6.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
10.6.4 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
10.6.5 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
10.6.6 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

11 INSTRUCTION SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

11.1 CPU ADDRESSING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

11.1.1 Inherent . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
11.1.2 Immediate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
11.1.3 Direct . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
11.1.4 Indexed (No Offset, Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
11.1.5 Indirect (Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
11.1.6 Indirect Indexed (Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
11.1.7 Relative mode (Direct, Indirect) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

11.2 INSTRUCTION GROUPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

12 ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

12.1 PARAMETER CONDITIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

12.1.1 Minimum and Maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
12.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
12.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
12.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
12.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

12.2 ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

12.2.1 Voltage Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
12.2.2 Current Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
12.2.3 Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

12.3 OPERATING CONDITIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

12.4 SUPPLY CURRENT CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

12.4.1 CURRENT CONSUMPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
12.4.2 Supply and Clock Managers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
12.4.3 On-Chip Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

12.5 CLOCK AND TIMING CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

12.5.1 General Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
12.5.2 External Clock Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
12.5.3 Crystal and Ceramic Resonator Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
12.5.4 RC Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
12.5.5 PLL Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

12.6 MEMORY CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

12.6.1 RAM and Hardware Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
12.6.2 FLASH Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

1

Table of Contents

151

5/151

12.7 EMC CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

12.7.1 Functional EMS (Electro Magnetic Susceptibility) . . . . . . . . . . . . . . . . . . . . . . . . 121
12.7.2 Electro Magnetic Interference (EMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
12.7.3 Absolute Maximum Ratings (Electrical Sensitivity) . . . . . . . . . . . . . . . . . . . . . . . . 123

12.8 I/O PORT PIN CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

12.8.1 General Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
12.8.2 Output Driving Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

12.9 CONTROL PIN CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

12.9.1 Asynchronous RESET Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
12.9.2 ICCSEL/VPP Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

12.10 TIMER PERIPHERAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

12.10.116-Bit Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

12.11 COMMUNICATION INTERFACE CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . 130

12.11.1SPI - Serial Peripheral Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

12.12 10-BIT ADC CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

12.12.1Analog Power Supply and Reference Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
12.12.2General PCB Design Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
12.12.3ADC Accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

13 PACKAGE CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

13.1 PACKAGE MECHANICAL DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

13.2 THERMAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

13.3 SOLDERING AND GLUEABILITY INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

14 DEVICE CONFIGURATION AND ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . 139

14.1 FLASH OPTION BYTES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

14.2 DEVICE ORDERING INFORMATION AND TRANSFER OF CUSTOMER CODE . . . . 141

14.2.1 Version-Specific Sales Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

14.3 DEVELOPMENT TOOLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

14.3.1 Socket and Emulator Adapter Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

14.4 ST7 APPLICATION NOTES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

15 KNOWN LIMITATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

15.1 ALL FLASH AND ROM DEVICES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

15.1.1 Safe Connection of OSC1/OSC2 Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
15.1.2 Unexpected Reset Fetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
15.1.3 Clearing active interrupts outside interrupt routine . . . . . . . . . . . . . . . . . . . . . . . . 148
15.1.4 16-bit Timer PWM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
15.1.5 ADC Conversion Spurious Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
15.1.6 SCI Wrong Break duration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

15.2 ROM DEVICES ONLY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

15.2.1 I/O Port A and F Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

15.3 FLASH DEVICES ONLY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

15.3.1 Timer A Restrictions in Flash Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
15.3.2 External clock source with PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
15.3.3 39-Pulse ICC Entry Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

16 REVISION HISTORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

1

Document Outline

• 1 INTRODUCTION
• 2 PIN DESCRIPTION
• 3 REGISTER & MEMORY MAP
• 4 FLASH PROGRAM MEMORY
  • 4.1 Introduction
  • 4.2 Main Features
  • 4.3 Structure
    • 4.3.1 Read-out Protection
  • 4.4 ICC Interface
  • 4.5 ICP (In-Circuit Programming)
  • 4.6 IAP (In-Application Programming)
  • 4.7 Related Documentation
    • 4.7.1 Register Description
• 5 CENTRAL PROCESSING UNIT
  • 5.1 INTRODUCTION
  • 5.2 MAIN FEATURES
  • 5.3 CPU REGISTERS
• 6 SUPPLY, RESET AND CLOCK MANAGEMENT
  • 6.1 PHASE LOCKED LOOP
  • 6.2 MULTI-OSCILLATOR (MO)
  • 6.3 RESET SEQUENCE MANAGER (RSM)
    • 6.3.1 Introduction
    • 6.3.2 Asynchronous External RESET pin
    • 6.3.3 External Power-On RESET
    • 6.3.4 Internal Watchdog RESET
• 7 INTERRUPTS
  • 7.1 INTRODUCTION
  • 7.2 Masking and Processing Flow
  • 7.3 Interrupts and Low Power Modes
  • 7.4 Concurrent & Nested Management
  • 7.5 Interrupt Register Description
  • 7.6 EXTERNAL INTERRUPTS
    • 7.6.1 I/O Port Interrupt Sensitivity
  • 7.7 EXTERNAL INTERRUPT CONTROL REGISTER (EICR)
• 8 POWER SAVING MODES
  • 8.1 INTRODUCTION
  • 8.2 SLOW MODE
  • 8.3 WAIT MODE
  • 8.4 ACTIVE-HALT AND HALT MODES
    • 8.4.1 ACTIVE-HALT MODE
    • 8.4.2 HALT MODE
      • 8.4.2.1 Halt Mode Recommendations
• 9 I/O PORTS
  • 9.1 INTRODUCTION
  • 9.2 FUNCTIONAL DESCRIPTION
    • 9.2.1 Input Modes
    • 9.2.2 Output Modes
    • 9.2.3 Alternate Functions
  • 9.3 I/O PORT IMPLEMENTATION
  • 9.4 LOW POWER MODES
  • 9.5 INTERRUPTS
    • 9.5.1 I/O Port Implementation
• 10 ON-CHIP PERIPHERALS
  • 10.1 WATCHDOG TIMER (WDG)
    • 10.1.1 Introduction
    • 10.1.2 Main Features
    • 10.1.3 Functional Description
    • 10.1.4 How to Program the Watchdog Timeout
    • 10.1.5 Low Power Modes
    • 10.1.6 Hardware Watchdog Option
    • 10.1.7 Using Halt Mode with the WDG (WDGHALT option)
    • 10.1.8 Interrupts
    • 10.1.9 Register Description
  • 10.2 MAIN CLOCK CONTROLLER WITH REAL TIME CLOCK AND BEEPER (MCC/RTC)
    • 10.2.1 Programmable CPU Clock Prescaler
    • 10.2.2 Clock-out Capability
    • 10.2.3 Real Time Clock Timer (RTC)
    • 10.2.4 Beeper
    • 10.2.5 Low Power Modes
    • 10.2.6 Interrupts
    • 10.2.7 Register Description
  • 10.3 16-BIT TIMER
    • 10.3.1 Introduction
    • 10.3.2 Main Features
    • 10.3.3 Functional Description
      • 10.3.3.1 Counter
      • 10.3.3.2 External Clock
      • 10.3.3.3 Input Capture
      • 10.3.3.4 Output Compare
      • 10.3.3.5 One Pulse Mode
      • 10.3.3.6 Pulse Width Modulation Mode
    • 10.3.4 Low Power Modes
    • 10.3.5 Interrupts
    • 10.3.6 Summary of Timer modes
    • 10.3.7 Register Description
  • 10.4 SERIAL PERIPHERAL INTERFACE (SPI)
    • 10.4.1 Introduction
    • 10.4.2 Main Features
    • 10.4.3 General Description
      • 10.4.3.1 Functional Description
      • 10.4.3.2 Slave Select Management
      • 10.4.3.3 Master Mode Operation
      • 10.4.3.4 Master Mode Transmit Sequence
      • 10.4.3.5 Slave Mode Operation
      • 10.4.3.6 Slave Mode Transmit Sequence
    • 10.4.4 Clock Phase and Clock Polarity
    • 10.4.5 Error Flags
      • 10.4.5.1 Master Mode Fault (MODF)
      • 10.4.5.2 Overrun Condition (OVR)
      • 10.4.5.3 Write Collision Error (WCOL)
      • 10.4.5.4 Single Master Systems
    • 10.4.6 Low Power Modes
      • 10.4.6.1 Using the SPI to wakeup the MCU from Halt mode
    • 10.4.7 Interrupts
    • 10.4.8 Register Description
  • 10.5 SERIAL COMMUNICATIONS INTERFACE (SCI)
    • 10.5.1 Introduction
    • 10.5.2 Main Features
    • 10.5.3 General Description
    • 10.5.4 Functional Description
      • 10.5.4.1 Serial Data Format
      • 10.5.4.2 Transmitter
      • 10.5.4.3 Receiver
      • 10.5.4.4 Conventional Baud Rate Generation
      • 10.5.4.5 Extended Baud Rate Generation
      • 10.5.4.6 Receiver Muting and Wake-up Feature
      • 10.5.4.7 Parity Control
      • 10.5.4.8 SCI Clock Tolerance
      • 10.5.4.9 Clock Deviation Causes
      • 10.5.4.10 Noise Error Causes
    • 10.5.5 Low Power Modes
    • 10.5.6 Interrupts
    • 10.5.7 Register Description
  • 10.6 10-BIT A/D CONVERTER (ADC)
    • 10.6.1 Introduction
    • 10.6.2 Main Features
    • 10.6.3 Functional Description
      • 10.6.3.1 A/D Converter Configuration
      • 10.6.3.2 Starting the Conversion
      • 10.6.3.3 Changing the conversion channel
    • 10.6.4 Low Power Modes
    • 10.6.5 Interrupts
    • 10.6.6 Register Description
• 11 INSTRUCTION SET
  • 11.1 CPU ADDRESSING MODES
    • 11.1.1 Inherent
    • 11.1.2 Immediate
    • 11.1.3 Direct
    • 11.1.4 Indexed (No Offset, Short, Long)
    • 11.1.5 Indirect (Short, Long)
    • 11.1.6 Indirect Indexed (Short, Long)
    • 11.1.7 Relative mode (Direct, Indirect)
  • 11.2 INSTRUCTION GROUPS
• 12 ELECTRICAL CHARACTERISTICS
  • 12.1 PARAMETER CONDITIONS
    • 12.1.1 Minimum and Maximum values
    • 12.1.2 Typical values
    • 12.1.3 Typical curves
    • 12.1.4 Loading capacitor
    • 12.1.5 Pin input voltage
  • 12.2 ABSOLUTE MAXIMUM RATINGS
    • 12.2.1 Voltage Characteristics
    • 12.2.2 Current Characteristics
    • 12.2.3 Thermal Characteristics
  • 12.3 OPERATING CONDITIONS
  • 12.4 SUPPLY CURRENT CHARACTERISTICS
    • 12.4.1 CURRENT CONSUMPTION
      • 12.4.1.1 Power Consumption vs fCPU: ROM Devices
    • 12.4.2 Supply and Clock Managers
    • 12.4.3 On-Chip Peripherals
  • 12.5 CLOCK AND TIMING CHARACTERISTICS
    • 12.5.1 General Timings
    • 12.5.2 External Clock Source
    • 12.5.3 Crystal and Ceramic Resonator Oscillators
    • 12.5.4 RC Oscillators
    • 12.5.5 PLL Characteristics
  • 12.6 MEMORY CHARACTERISTICS
    • 12.6.1 RAM and Hardware Registers
    • 12.6.2 FLASH Memory
  • 12.7 EMC CHARACTERISTICS
    • 12.7.1 Functional EMS (Electro Magnetic Susceptibility)
      • 12.7.1.1 Designing hardened software to avoid noise problems
    • 12.7.2 Electro Magnetic Interference (EMI)
    • 12.7.3 Absolute Maximum Ratings (Electrical Sensitivity)
      • 12.7.3.1 Electro-Static Discharge (ESD)
      • 12.7.3.2 Static and Dynamic Latch-Up
  • 12.8 I/O PORT PIN CHARACTERISTICS
    • 12.8.1 General Characteristics
    • 12.8.2 Output Driving Current
  • 12.9 CONTROL PIN CHARACTERISTICS
    • 12.9.1 Asynchronous RESET Pin
    • 12.9.2 ICCSEL/VPP Pin
  • 12.10 TIMER PERIPHERAL CHARACTERISTICS
    • 12.10.1 16-Bit Timer
  • 12.11 COMMUNICATION INTERFACE CHARACTERISTICS
    • 12.11.1 SPI - Serial Peripheral Interface
  • 12.12 10-BIT ADC CHARACTERISTICS
    • 12.12.1 Analog Power Supply and Reference Pins
    • 12.12.2 General PCB Design Guidelines
    • 12.12.3 ADC Accuracy
• 13 PACKAGE CHARACTERISTICS
  • 13.1 PACKAGE MECHANICAL DATA
  • 13.2 THERMAL CHARACTERISTICS
  • 13.3 SOLDERING AND GLUEABILITY INFORMATION
• 14 DEVICE CONFIGURATION AND ORDERING INFORMATION
  • 14.1 FLASH OPTION BYTES
  • 14.2 DEVICE ORDERING INFORMATION AND TRANSFER OF CUSTOMER CODE
    • 14.2.1 Version-Specific Sales Conditions
  • 14.3 DEVELOPMENT TOOLS
    • 14.3.1 Socket and Emulator Adapter Information
  • 14.4 ST7 APPLICATION NOTES
• 15 KNOWN LIMITATIONS
  • 15.1 ALL FLASH AND ROM DEVICES
    • 15.1.1 Safe Connection of OSC1/OSC2 Pins
    • 15.1.2 Unexpected Reset Fetch
    • 15.1.3 Clearing active interrupts outside interrupt routine
    • 15.1.4 16-bit Timer PWM Mode
    • 15.1.5 ADC Conversion Spurious Results
    • 15.1.6 SCI Wrong Break duration
  • 15.2 ROM DEVICES ONLY
    • 15.2.1 I/O Port A and F Configuration
  • 15.3 FLASH DEVICES ONLY
    • 15.3.1 Timer A Restrictions in Flash Devices
    • 15.3.2 External clock source with PLL
    • 15.3.3 39-Pulse ICC Entry Mode
• 16 REVISION HISTORY