1
White Electronic Designs Corporation (602) 437-1520 www.wedc.com
October 2004
Rev. 7
W3EG7266S-AD4
-BD4
PRELIMINARY*
White Electronic Designs
512MB 64Mx72 DDR SDRAM UNBUFFERED ECC w/PLL
FEATURES
Double-data-rate
architecture
DDR200, DDR266, DDR300 and DDR400
JEDEC design specifi cations
Bi-directional data strobes (DQS)
Differential clock inputs (CK & CK#)
Programmable Read Latency 2,2.5 (clock)
Programmable Burst Length (2,4,8)
Programmable Burst type (sequential & interleave)
Edge aligned data output, center aligned data input
Auto and self refresh
Serial presence detect
Power
supply:
V
CC
= V
CCQ
= +2.5V 0.2V (100, 133 and
166MHz)
V
CC
= V
CCQ
= +2.6V 0.1V (200MHz)
JEDEC standard 200 pin SO-DIMM package
Package height options:
AD4: 35.05 mm (1.38")
BD4: 31.75 mm (1.25")
NOTE: Consult factory for availability of:
Lead-Free
Products
Vendor source control options
Industrial temperature options
DESCRIPTION
The W3EG7266S is a 64Mx72 Double Data Rate
SDRAM memory module based on 512Mb DDR SDRAM
components. The module consists of nine 64Mx8 DDR
SDRAMs in 66 pin TSOP packages mounted on a 200
pin FR4 substrate.
Synchronous design allows precise cycle control with the
use of system clock. Data I/O transactions are possible
on both edges and Burst Lengths allow the same device to
be useful for a variety of high bandwidth, high performance
memory system ap pli ca tions.
* This data sheet describes a product that is not fully qualifi ed or characterized and is
subject to change without notice.
OPERATING FREQUENCIES
DDR400@CL=3
DDR333@CL=2.5
DDR266@CL=2
DDR266@CL=2.5
DDR200@CL=2
Clock Speed
200MHz
166MHz
133MHz
133MHz
100MHz
CL-t
RCD
-t
RP
3-3-3
2.5-3-3
2-2-2
2.5-3-3
2-2-2
W3EG7266S-AD4
-BD4
2
White Electronic Designs Corporation (602) 437-1520 www.wedc.com
White Electronic Designs
October 2004
Rev. 7
PRELIMINARY
PIN NAMES
PIN CONFIGURATION
A0 A12
Address input (Multiplexed)
BA0-BA1
Bank Select Address
DQ0-DQ63
Data Input/Output
CB0-CB7
Check bits
DQS0-DQS8
Data Strobe Input/Output
CK0
Clock Input
CK0#
Clock input
CKE0
Clock Enable input
CS0#
Chip select Input
RAS#
Row Address Strobe
CAS#
Column Address Strobe
WE#
Write Enable
DQM0-DQM8
Data-In Mask
V
CC
Power Supply
V
SS
Ground
V
REF
Power Supply for Reference
V
CCSPD
Serial EEPROM Power Supply
SDA
Serial data I/O
SCL
Serial clock
SA0-SA2
Address in EEPROM
V
CCID
V
CC
Identifi cation Flag
NC
No Connect
Pin
Symbol
Pin
Symbol
Pin
Symbol
Pin
Symbol
1
VREF
51
V
SS
101
A9
151
DQ42
2
VREF
52
V
SS
102
AB
152
DQ46
3
V
SS
53
DQ19
103
V
SS
153
DQ43
4
V
SS
54
DQ23
104
V
SS
154
DQ47
5
DQO
55
DQ24
105
A7
155
V
CC
6
DQ4
56
DQ28
106
A6
156
V
CC
7
DQ1
57
V
CC
107
A5
157
V
CC
8
DQ5
58
V
CC
108
A4
158
NC
9
V
CC
59
DQ25
109
A3
159
V
SS
10
V
CC
60
DQ29
110
A2
160
NC
11
DQSO
61
DQS3
111
AL
161
V
SS
12
DQMO
62
DQM3
112
AO
162
V
SS
13
DQ2
63
V
SS
113
V
CC
163
DQ48
14
DQ6
64
V
SS
114
V
CC
164
DQ52
15
V
SS
65
DQ26
115
A10/AP
165
DQ49
16
V
SS
66
DQ30
116
BA1
166
DQ53
17
DQ3
67
DQ27
117
RAO
167
V
CC
18
DQ7
68
DQ31
118
RAS#
168
V
CC
19
DQ8
69
V
CC
119
WE#
169
DQS6
20
DQ12
70
V
CC
120
CAS#
170
DQM6
21
V
CC
71
CBO
121
CSO
171
DQ50
22
V
CC
72
CB4
122
NC
172
DQ54
23
DQ9
73
CB1
123
NC
173
V
SS
24
DQ13
74
CB5
124
NC
174
V
SS
25
DQS1
75
V
SS
125
V
SS
175
DQ51
26
DQM1
76
V
SS
126
V
SS
176
DQ55
27
V
SS
77
DQS8
127
DQ32
177
DQ56
28
V
SS
78
DQM8
128
DQ36
178
DQ60
29
DQ10
79
CB2
129
DQ33
179
V
CC
30
DQ14
80
CB6
130
DQ37
180
V
CC
31
DQ11
81
V
CC
131
V
CC
181
DQ57
32
DQ15
82
V
CC
132
V
CC
182
DQ61
33
V
CC
83
CB3
133
DQS4
183
DQS7
34
V
CC
84
CB7
134
DQM4
184
DQM7
35
CKO
85
NC
135
DQ34
185
V
SS
36
V
CC
86
NC
136
DQ38
186
V
SS
37
CKO#
87
V
SS
137
V
SS
187
DQ58
38
V
SS
88
V
SS
138
V
SS
188
DQ62
39
V
SS
89
NC
139
DQ35
189
DQ59
40
V
SS
90
V
SS
140
DQ39
190
DQ63
41
DQ16
91
NC
141
DQ40
191
V
CC
42
DQ20
92
V
CC
142
DQ44
192
V
CC
43
DQ17
93
V
CC
143
V
CC
193
SDA
44
DQ21
94
V
CC
144
V
CC
194
SAO
45
V
CC
95
NC
145
DQ41
195
SCL
46
V
CC
96
CKEO
146
DQ45
196
SA1
47
DQS2
97
NC
147
DQS5
197
V
CCSPD
48
DQM2
98
NC
148
DQM5
198
SA2
49
DQ18
99
A12
149
V
SS
199
V
CCID
50
DQ22
100
A L L
150
V
SS
200
NC
W3EG7266S-AD4
-BD4
3
White Electronic Designs Corporation (602) 437-1520 www.wedc.com
White Electronic Designs
October 2004
Rev. 7
PRELIMINARY
FUNCTIONAL BLOCK DIAGRAM
BA0, BA1
A0-A12
RAS#
CAS#
CKE0
WE#
BA0, BA1: DDR SDRAMs
A0-A12: DDR SDRAMs
RAS#: DDR SDRAMs
CAS#: DDR SDRAMs
CKE0: DDR SDRAMs
WE#: DDR SDRAMs
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM CS# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM0
S0#
DM CS# DQS
DM CS# DQS
DM CS# DQS
DQS0
DM4
DQS4
DM1
DQS1
DM5
DQS5
DM2
DQS2
DM6
DQS6
DM CS# DQS
DM CS# DQS
DM CS# DQ
DM CS# DQ
DM CS# DQS
DM3
DQS3
DM7
DQS7
DM8
DQS8
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
V
CCSPD
V
CC
V
REF
V
SS
SPD/EEPROM
DDR SDRAMS
DDR SDRAMS
DDR SDRAMS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
A0
SA0
SERIAL PD
SDA
A1
SA1
A2
SA2
WP
SCL
CK0A#
CK0
CK0A
PLL
FREQ_SEL
V
CC
CK0#
DDR
SDRAM
120
CK0
CK0#
120
DDR SDRAM
CK1
CK1#
DDR SDRAM
120
CK2
CK2#
DDR SDRAM
120
NOTE: All resistor values are 22 ohms unless otherwise specifi ed
W3EG7266S-AD4
-BD4
4
White Electronic Designs Corporation (602) 437-1520 www.wedc.com
White Electronic Designs
October 2004
Rev. 7
PRELIMINARY
ABSOLUTE MAXIMUM RATINGS
Parameter
Symbol
Value
Units
Voltage on any pin relative to V
SS
V
IN
, V
OUT
0.5 ~ 3.6
V
Voltage on V
CC
supply relative to V
SS
V
CC
, V
CCQ
1.0 ~ 3.6
V
Storage Temperature
T
STG
55 ~ +150
C
Power Dissipation
P
D
9
W
Short Circuit Current
I
OS
50
mA
Note:
Permanent device damage may occur if "ABSOLUTE MAXIMUM RATINGS" are exceeded.
Functional operation should be restricted to recommended operating condition.
Exposure to higher than recommended voltage for extended periods of time could affect device reliability.
DC CHARACTERISTICS
0C
T
A
70C, V
CC
= 2.5V 0.2V
Parameter
Symbol
Min
Max
Unit
Supply Voltage
V
CC
2.3
2.7
V
Supply Voltage
V
CCQ
2.3
2.7
V
Reference Voltage
V
REF
1.15
1.35
V
Termination Voltage
V
TT
1.15
1.35
V
Input High Voltage
V
IH
V
REF
+ 0.15
V
CCQ
+ 0.3
V
Input Low Voltage
V
IL
0.3
V
REF
0.15
V
Output High Voltage
V
OH
V
TT
+ 0.76
--
V
Output Low Voltage
V
OL
--
V
TT
0.76
V
CAPACITANCE
T
A
= 25C, f = 1MHz, V
CC
= 2.5V 0.2V
Parameter
Symbol
Max
Unit
Input Capacitance (A0-A12)
C
IN1
29
pF
Input Capacitance (RAS#,CAS#,WE#)
C
IN2
29
pF
Input Capacitance (CKE0,CKE1)
C
IN3
29
pF
Input Capacitance (CK0,CK0#)
C
IN4
5.5
pF
Input Capacitance (CS0#,CS1#)
C
IN5
29
pF
Input Capacitance (DQM0-DQM8)
C
IN6
8
pF
Input Capacitance (BA0-BA1)
C
IN7
29
pF
Data input/output Capacitance (DQ0-DQ63)(DQS)
C
OUT
8
pF
Data input/output Capacitance (CB0-CB7)
C
OUT
8
pF
W3EG7266S-AD4
-BD4
5
White Electronic Designs Corporation (602) 437-1520 www.wedc.com
White Electronic Designs
October 2004
Rev. 7
PRELIMINARY
I
DD
SPECIFICATIONS AND TEST CONDITIONS
0C
T
A
70C, V
CC
= V
CCQ
= 2.5V 0.2V (100, 133, 166MHz), V
CC
= V
CCQ
= +2.6V 0.1V (200MHz)
Parameter
Symbol Conditions
DDR400@
CL=3
DDR333@
CL=2.5
DDR266@
CL=2, 2.5
DDR200@
CL=2
Units
Max
Max
Max
Max
Operating Current
I
DD0
One device bank; Active - Precharge;
(MIN); DQ,DM and DQS inputs
changing once per clock cycle;
Address and control inputs changing
once every two cycles. T
RC
=T
RC
(MIN);
T
CK
=T
CK
1670
1445
1445
1445
mA
Operating Current
I
DD1
One device bank; Active-
Read-Precharge; Burst = 2;
T
RC
=T
RC
(MIN);T
CK
=T
CK
(MIN); Iout
= 0mA; Address and control inputs
changing once per clock cycle.
1940
1715
1715
1715
mA
Precharge Power-
Down Standby
Current
I
DD2P
All device banks idle; Power-down
mode; T
CK
=T
CK
(MIN); CKE=(low)
45
45
45
45
mA
Idle Standby Current
I
DD2F
CS# = High; All device banks idle;
T
CK
=T
CK
(MIN); CKE = high; Address
and other control inputs changing once
per clock cycle. V
IN
= V
REF
for DQ,
DQS and DM.
770
680
680
680
mA
Active Power-Down
Standby Current
I
DD3P
One device bank active; Power-down
mode; T
CK
(MIN); CKE=(low)
405
315
315
315
mA
Active Standby
Current
I
DD3N
CS# = High; CKE = High; One
device bank; Active-Precharge;
T
RC
=T
RAS
(MAX); T
CK
=T
CK
(MIN); DQ,
DM and DQS inputs changing twice
per clock cycle; Address and other
control inputs changing once per clock
cycle.
815
725
725
725
mA
Operating Current
I
DD4R
Burst = 2; Reads; Continous burst;
One device bank active;Address
andcontrol inputs changing once
per clock cycle; T
CK
=T
CK
(MIN); I
OUT
= 0mA.
1985
1760
1760
1760
mA
Operating Current
I
DD4W
Burst = 2; Writes; Continous burst;
One device bank active; Address and
control inputs changing once per clock
cycle; T
CK
=T
CK
(MIN); DQ,DM and
DQS inputs changing twice per clock
cycle.
2030
1850
1670
1670
mA
Auto Refresh Current
I
DD5
T
RC
=T
RC
(MIN)
3360
2885
2885
2885
mA
Self Refresh Current
I
DD6
CKE 0.2V
320
320
320
320
mA
Operating Current
I
DD7A
Four bank interleaving Reads (BL=4)
with auto precharge with T
RC
=T
RC
(MIN); T
CK
=T
CK
(MIN); Address and
control inputs change only during
Active Read or Write commands
4325
3875
3875
3875
mA
PDF 
ZIP