PS019209-0504
P R E L I M I N A R Y
This publication is subject to replacement by a later edition.
T
o determine whether a later edition
exists, or to request copies of publications, contact:
ZiLOG W
orldwide Headquarters
532 Race Street
San Jose, CA
95126
T
elephone: 408.558.8500
Fax: 408.558.8300
www
.ZiLOG.com
ZiLOG is a registered trademark of ZiLOG Inc. in the United States and in other countries.
All other products and/or
service names mentioned herein may be trademarks of the companies with which they are associated.
Document Disclaimer
2004
by ZiLOG, Inc.
All rights reserved. Information in this publication concerning the devices, applications, or
technology described is intended to suggest possible uses and may be superseded. ZiLOG, INC. DOES NOT
ASSUME LIABILITY
FOR OR PROVIDE
A
REPRESENT
A
TION OF
ACCURACY
OF
THE INFORMA
TION, DEVICES,
OR
TECHNOLOGY
DESCRIBED IN
THIS DOCUMENT
. ZiLOG
ALSO DOES NOT
ASSUME LIABILITY
FOR
INTELLECTUAL
PROPER
TY
INFRINGEMENT
RELA
TED IN
ANY
MANNER
T
O USE OF INFORMA
TION, DEVICES,
OR
TECHNOLOGY
DESCRIBED HEREIN OR OTHER
WISE. Except with the express written approval ZiLOG, use of
information, devices, or technology as critical components of life support systems is not authorized. No licenses or
other rights are conveyed, implicitly or otherwise, by this document under any intellectual property rights.
PS019209-0504
P R E L I M I N A R Y
Table of Content
s
eZ80F91 MCU
Product Specification
iii
T
able of Contents
L
ist of Figures
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
xiii
List of Tables
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
xiv
Architectural Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
Block Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
Pin Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
Pin Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
System Clock Source Options
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
SCLK Source Selection Example
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
Register Map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
eZ80
CPU Core
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
New Instructions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
Reset Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
External Reset Input and Indicator
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
Power-On Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
52
Voltage Brown-Out Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
52
Low Power Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54
SLEEP Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54
HALT Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54
HALT Mode and the EMAC Function
. . . . . . . . . . . . . . . . . . . . . . . . . .
55
Clock Peripheral Power-Down Registers
. . . . . . . . . . . . . . . . . . . . . . . . . .
55
General-Purpose Input/Output
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58
GPIO Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58
GPIO Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58
GPIO Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Level-Triggered Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Edge-Triggered Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
GPIO Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Port x Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Port x Data Direction Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Port x Alternate Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Port x Alternate Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Interrupt Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
GPIO Port Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
PS019209-0504
P R E L I M I N A R Y
Table of Contents
eZ80F91 MCU
Product Specification
iv
Chip Selects and Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Memory and I/O Chip Selects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Memory Chip Select Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Memory Chip Select Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Reset States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Memory Chip Select Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
I/O Chip Select Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
WAIT Input Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Chip Selects During Bus Request/Bus Acknowledge Cycles . . . . . . . . . . . 78
Bus Mode Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
eZ80 Bus Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Z80 Bus Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Intel Bus Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Intel Bus Mode--Separate Address and Data Buses . . . . . . . . . . . . . . 82
IntelTM Bus Mode--Multiplexed Address and Data Bus . . . . . . . . . . . . 86
Motorola Bus Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Switching Between Bus Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Chip Select Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Chip Select x Lower Bound Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Chip Select x Upper Bound Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Chip Select x Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Chip Select x Bus Mode Control Register . . . . . . . . . . . . . . . . . . . . . . . 96
Bus Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Random Access Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
RAM Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
RAM Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
RAM Address Upper Byte Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
MBIST Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Flash Memory Arrangement in the eZ80F91 Device . . . . . . . . . . . . . . . . . 105
Flash Memory Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Reading Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Memory Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
I/O Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Programming Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Single-Byte I/O Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Multibyte I/O Write (Row Programming) . . . . . . . . . . . . . . . . . . . . . . . 108
Memory Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Erasing Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Mass Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Page Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Information Page Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Flash Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
PS019209-0504
P R E L I M I N A R Y
Table of Contents
eZ80F91 MCU
Product Specification
v
Flash Key Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Flash Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Flash Address Upper Byte Register . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Flash Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Flash Frequency Divider Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Flash Write/Erase Protection Register . . . . . . . . . . . . . . . . . . . . . . . . 115
Flash Interrupt Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Flash Page Select Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Flash Row Select Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Flash Column Select Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Flash Program Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Watch-Dog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Watch-Dog Timer Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Watch-Dog Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Enabling and Disabling the WDT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Time-Out Period Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
RESET Or NMI Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Watch-Dog Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Watch-Dog Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Watch-Dog Timer Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Programmable Reload Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Programmable Reload Timers Overview . . . . . . . . . . . . . . . . . . . . . . . . . 127
Basic Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Reading the Current Count Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Setting Timer Duration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Single Pass Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Continuous Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Timer Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Timer Input Source Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Timer Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Break Point Halting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Specialty Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Event Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
RTC Oscillator Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Output Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Timer Port Pin Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Basic Timer Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Register Set for Capture in Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Register Set for Capture/Compare/PWM in Timer 3 . . . . . . . . . . . . . . 137
Timer Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Timer Interrupt Enable Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Timer Interrupt Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . 141
PDF 
ZIP